



目录

1.概述	2
1.1 性能	2
1.2 存储器	2
1.3 复位和电源	2
1.4 时钟	2
1.5 外设模块	2
1.6 模拟模块	3
1.7 预驱模块概述	3
1.8 LIN 模块概述	3
2.功能框图	5
3.引脚排列和引脚说明	8
4.存储器映射	17
5.电气特性	20
5.1 预驱特性	20
5.1.1 极限参数	20
5.1.2 典型参数	20
5.2 LIN 特性	21
5.2.1 极限参数	21
5.2.2 直流特性	22
5.2.3 开关特性	24
5.3 MCU 特性	25
5.3.1 绝对最大值	25
5.3.2 工作条件	26
6.封装特性	35
7.命名规则	37
8.修订历史	38



1.概述

LCA039BC34GU8 是集成 Cortex-M0 内核的面向电机控制等应用领域的高性能车规级处理器，同时集成了三相半桥栅极驱动模块和本地互连网络（LIN）物理层收发器。LCA039BC34GU8 通过 AEC-Q100Grade1 认证。

1.1 性能

- ◆ 72MHz32 位 M0 内核
- ◆ 支持三种低功耗模式：睡眠模式、停机模式、超低功耗停机模式
- ◆ 三相 N/NMOS 管栅极驱动模块
- ◆ 本地互连网络（LIN）物理层收发器

1.2 存储器

- ◆ 64KBytes 嵌入式 Flash（位宽 32bit），支持预取功能和读/写保护
- ◆ 8KBytesSRAM（位宽32bit），分为两个独立分区，每个分区4Kbytes

1.3 复位和电源

- ◆ 1.8V到5.5V供电和I/O
- ◆ 高精度上电、掉电复位（POR_PDR）
- ◆ 可编程低压复位（LVR），8个低压复位点：1.6V、1.8V、2.0V、2.5V、2.8V、3.0V、3.5V、4.0V
- ◆ 可编程电压监测器（LVD），8个电压监测点：2.0V、2.2V、2.4V、2.7V、2.9V、3.1V、3.6V、4.5V

1.4 时钟

- ◆ 4MHz 到 16MHz 的高速晶振（OSCH）
- ◆ 内置出厂校准过的 16MHzRC 振荡器（RCH，1%精度）
- ◆ 32KHz 低速晶振（OSCL）
- ◆ 内置出厂校准过的 24KHzRC 振荡器（RCL，10%精度）
- ◆ 内置 PLL，最高输出 144MHz，抖动小于 100ps

1.5 外设模块

- ◆ 3 个 UART/LIN 接口
- ◆ 2 个 SPI，支持主从模式
- ◆ 1 个 I2C，支持主从模式
- ◆ 1 个 16 位高级控制定时器 TIM1
- ◆ 1 个 32 位通用定时器 TIM2
- ◆ 5 个 16 位通用定时器，TIM3、TIM14、TIM15、TIM16、TIM17
- ◆ 1 个独立看门狗定时器
- ◆ 1 个 24 位自减型系统时基定时器
- ◆ 1 个 WT 钟表定时器



- ◆ LCA039BC34GU8 多达 28 个快速 I/O 端口

1.6 模拟模块

- ◆ 1 个 12 位 A/D 转换器，最高转换速率为 2MSPS，最多支持 18 个通道，内置温度传感器
- ◆ 集成 4 个运算放大器
- ◆ 集成 3 路比较器
- ◆ 集成 1 个 10 位 DAC 数模转换器
- ◆ 反电动势采样电路 (HALL_MID)

1.7 预驱模块概述

预驱模块是高压、高速功率 MOSFET 高低侧驱动模块，采用高低压兼容工艺使得高、低侧栅驱动电路可以单芯片集成。具有独立的高侧和低侧参考输出通道。逻辑输入电平兼容低至 3.3V 的 CMOS 或 LSTTL 逻辑输出电平，输出具有大电流脉冲能力，和防直通的死区逻辑。浮动通道可用于驱动高压侧 N 沟道功率 MOSFET，浮地通道最高工作电压可达 250V。可以在 -40°C 至 125°C 温度范围内工作。

特性:

- 自举工作的浮地通道
最高工作电压为+250V
- 兼容 3.3V/5V 输入逻辑
- dV_s/dt 耐受能力可达 $\pm 50V/ns$
- V_s 负偏压能力达 -9V
- 栅极驱动电压范围 8V 至 20V
- 高、低侧欠压锁定电路
 - 高侧欠压锁定正向阈值 7.1V
 - 高侧欠压锁定负向阈值 6.9V
 - 低侧欠压锁定正向阈值 7.0V
 - 低侧欠压锁定负向阈值 6.6V
- 防直通死区逻辑
 - 死区时间设定 200ns
- 传输延时特性
 - 开通/关断传输延时 $T_{on}/T_{off}=150ns/120ns$
 - 延迟匹配时间小于 50ns
- 宽温度范围 -40~125°C
- 输出级拉电流/灌电流能力 1.5A/1.8A
- 无铅无卤符合 RHOS 标准

1.8 LIN 模块概述

LIN 模块是一款内部集成高压 LDO 稳压源的本地互连网络 (LIN) 物理层收发器，可为相关外设提供稳定的 5V/3.3V 电源，该 LIN 收发器符合 LIN2.0、LIN2.1、LIN2.2、LIN2.2A、ISO 17987-4:2016(12V)和 SAEJ2602 标准。主要适用于使用 1kbps 至 20kbps 传输速率的车载网络。LIN 模块的 LIN 总线输出引脚具有内部上拉电阻，具有总线输出波形整形功能以减少电磁辐射 (EME)。LIN 模块为全双工通信，以 TXD 引脚作为输入端，将 MCU 的低压信号发送至 LIN 总线，同时 LIN 引脚接收总线上的数据流，并由接收器的输出引脚 RXD 将数

据传回 MCU。

LIN 模块可在 5.5V~28V 工作电压范围内，支持 12V 应用。LIN 模块在休眠模式下可实现极低电流消耗，发生故障时可快速地将功耗降至最低，并且可通过 LIN 总线进行远程唤醒，或通过 EN 引脚上的消息将器件置于正常工作模式。LIN 模块提供一个 5V/3.3V 稳压源的上电与掉电检测输出引脚 RSTN，以便于 MCU 对稳压源的供电情况进行监测。

特性：

- 兼容“LIN2.x/ISO17987-4:2016(12V)/SAEJ2602”标准；
- 带高压 LDO 5V/3.3V 稳压源输出；
- 内置过温保护功能（热关断）；
- 内置显性超时功能；
- 总线限流保护功能；
- 5V/3.3V 稳压源限流保护功能；
- 稳压源输出欠压检测功能；
- 极低功耗的休眠模式；
- 支持总线远程唤醒；
- LIN 数据传输速率可达 20kbps；

2.功能框图




图 1 LCA039BC34GU8 预驱模块内部电路图




图 2 LCA039BC34GU8 LIN 模块内部电路图




图 3 LCA039BC34GU8 MCU 功能框图

3. 引脚排列和引脚说明




图 4 LCA039BC34GU8 引脚排列
(具体引脚功能定义参见表 2)

表 1 引脚排列表中使用的图例/缩略语

名称	缩写	定义
引脚名称		除非在引脚名下面的括号中特别说明，复位期间和复位后的引脚功能与实际引脚名相同
引脚类型	S	电源引脚
	I	仅输入引脚
	I/O	输入/输出引脚
I/O结构	1ANA	只包含一路复用模拟通道
	2ANA	包含两路复用模拟通道，两路普通模拟开关（PAD经过ESD电阻后接到模拟开关）
	2OP	包含两路复用模拟通道，两路低内阻模拟开关（PAD直接接到模拟开关，用于运放）
	ANA_OP	包含两路复用模拟通道，一路普通模拟开关和一路低内阻模拟开关
注释		除非特别注释说明，否则在复位期间和复位后所有 I/O 都设为浮空输入
引脚功能	可选复用功能	通过 GPIOx_AFL/H、GPIOx_MODE 寄存器选择的功能（数字复用）
	外部复用功能	通过系统寄存器选择的功能，优先级高于可选复用功能（数字复用）
	模拟复用功能1	通过系统寄存器或者 GPIOx_AFL/H、GPIOx_MODE 寄存器选择的模拟功能 1
	模拟复用功能2	通过系统寄存器或者 GPIOx_AFL/H、GPIOx_MODE 寄存器选择的模拟功能 2

表 2 LCA039BC34GU8 引脚定义

引脚号	引脚名 (复位后的功能)	引脚类型	I/O 结构	引脚功能			
				可选复用 功能	外部复用 功能	模拟复用 AN1	模拟复用 AN2
	TESTEN				测试功能		
2	PF4	I/O	ANA_OP	TIM1_CH4 SSP2_SCK	SWDIO	VRH	OP2P[0] ¹
3	PF5	I/O	ANA_OP	TIM1_CH5 SSP2_FSS UART3_RX	SWCLK		OP2N[0]
4	PC12	I/O	ANA_OP	UART3_RX CP0_Out TIM1_CH4		AD14	OP2O
5	PC13	I/O	1ANA	TIM1_BKIN TIM2_BKIN TIM3_BKIN		AD15	
6	PF0	I/O	2OP	I2C0_SDA UART0_TX TIM1_CH3 SSP2_TXD SSP2_RXD		OP1P[0] CPP07	OSCH_IN
7	PF1	I/O	2OP	I2C0_SCL UART0_RX TIM15_CH1N TIM1_CH2 SSP2_RXD SSP2_TXD		OPA_AIN[0] OP1N[0] CPN02	OSCH_OUT
8	PF2(nRST)	I/O	1ANA	TIM1_CH1 TIM2_CH3 TIM3_CH3 TIM15_CH1	nRST ²		
9	GND/VSSA	S				MCU 地	
10	VDDA	S				MCU 电源电压	
	VDDH	S					
11	PA0	I/O	ANA_OP	UART1_CTS TIM1_ETR TIM16_CH1 UART3_RX CP0_OUT		ADCIN[0] CPN00 CPP04	OSCL_OUT
12	PA1	I/O	ANA_OP	EVENTOUT UART1_RTS UART3_RX TIM16_CH1N TIM15_CH1N UART3_SIRIN		ADCIN[1] OPO0EX2 CPP05	OSCL_IN



				UART1_TX IR_OUT			
13	PA2	I/O	ANA_OP	TIM15_CH1 UART1_TX CP1_OUT UART1_RX		OP2OEX ADCIN[2] OP3OEX2	OP0P[0] CPP06
14	PA3	I/O	ANA_OP	TIM15_CH2 UART1_RX TIM1_CH1N SSP0_TXD CP0_OUT SSP0_RXD		ADCIN[3] CPN10 CPP00 OP1OEX2	OP0N[0]
15	PA4	I/O	ANA_OP	SSP0_FSS UART0_RTS TIM17_CH1 TIM14_CH1 CP1_OUT WT_BUZ		ADCIN[4] CPN01	DACOUT_BUFF0
16	PA5	I/O	ANA_OP	SSP0_SCK TIM15_CH1 TIM1_CH2N CP2_OUT TIM2_ETR TIM3_ETR WT_nBUZ		ADCIN[5] CPP12	DACOUT_BUFF0
17	PA6	I/O	ANA_OP	SSP0_RXD TIM2_CH1 TIM3_CH1 TIM1_BKIN CP0_OUT TIM16_CH1 EVENTOUT SSP0_TXD		ADCIN[6] CPP01	OPA_AIN[1]
18	PA7	I/O	ANA_OP	SSP0_TXD TIM2_CH2 TIM3_CH2 TIM1_CH1N CP1_OUT TIM14_CH1 EVENTOUT SSP0_RXD		ADCIN[7] CPP02	OP1P[1] OP2N[1]
19	PB0	I/O	ANA_OP	EVENTOUT TIM2_CH3 TIM3_CH3 TIM1_CH2N		ADCIN[8] CPN11 CPP03 OP2OEX2	OP2P[1] OP1N[1]



				UART3_TX UART3_RX UART3_nSIRIOUT			
20	PB1	I/O	2ANA	TIM14_CH1 TIM2_CH4 TIM3_CH4 TIM1_CH3N UART3_nSIRIOUT UART1_RTS UART3_RX UART3_TX		ADCIN[9] CPN03 CPP10	
	PB2	I/O	ANA_OP	CP2_OUT TIM2_CH2 TIM3_CH2 TIM1_CH4N		CPN22	OP2N[3]
	PB10	I/O	ANA_OP	UART3_TX TIM2_CH1 TIM3_CH1 UART3_RX UART3_nSIRIOUT		CPN23	OP2P[3]
	PB11	I/O	1ANA	EVENTOUT UART3_RX UART3_SIRIN TIM17_CH1			
	PF8	I/O	ANA_OP	TIM1_CH4N TIM15_CH1 UART0_TX			OPOP[1]
21	PB12	I/O	ANA_OP	SSP2_FSS EVENTOUT TIM1_BKIN TIM15_BKIN TIM1_CH2N UART1_TX UART3_SIRIN		ADCIN[11] OPOOEX	OP3P[0] CPP11
22	PB13	I/O	ANA_OP	SSP2_SCK TIM1_CH1N TIM2_CH1 TIM3_CH1 UART1_RX		ADCIN[12] OP1OEX	OP3N[0] CPN12 CPP22
23	PB14	I/O	2ANA	SSP2_RXD TIM15_CH1 TIM2_CH2 TIM3_CH2 UART1_TX SSP2_TXD		CPP21	

24	PB15	I/O	2ANA	SSP2_TXD TIM15_CH2 TIM15_CH1N TIM2_CH3 TIM3_CH3 UART1_RX SSP2_RXD	CPP20	
25	PA8	I/O	ANA_OP	MCO UART0_CTS TIM1_CH1 EVENTOUT TIM3_CH4 TIM2_CH4	ELVI	ADCIN[10] OP3OEX CPP13 CPN21 OPA_AIN[3]
26	PA9	I/O	ANA_OP	SSP0_TXD TIM15_CH2N TIM15_BKIN UART0_TX TIM1_CH2 I2C0_SCL UART0_RX	ADCIN[14]	OP1P[3]
27	PA10	I/O	ANA_OP	SSP0_RXD TIM17_BKIN UART0_RX TIM1_CH3 I2C0_SDA	ADCIN[15]	OP1N[3]
30	PA11	I/O	ANA_OP	EVENTOUT UART0_CTS TIM1_CH4 TIM15_CH1N CP0_OUT SSP0_SCK	ADCIN[11] OP0OEX	OP1O
	PA12	I/O	ANA_OP	EVENTOUT UART0_RTS TIM1_ETR TIM16_CH1 TIM1_CH4N SSP0_FSS	ADCIN[12] OP1OEX	OP0O
	PF6	I/O	ANA_OP	UART1_TX UART0_TX I2C0_SCL TIM1_BKIN SSP0_RTX		OP0N[3]
	PF7	I/O	ANA_OP	I2C0_SDA UART0_RX UART1_RX		OP0P[3]

				TIM1_CH5			
	PC14	I/O	ANA_OP	TIM17_CH1 SSP2_FSS		CPP23 DACOUT_0	OSCL_IN
	PC15	I/O	ANA_OP	TIM14_CH1 TIM17_CH1N SSP2_TXD		CPN13	OSCL_OUT
21	PA13	I/O	1ANA	SWDIO UART1_TX IR_OUT SSP2_RXD WT_Buz	SWDIO ³		
20	PA14	I/O	1ANA	SWCLK UART1_TX UART1_RX SSP2_SCK WT_nBuz	SWCLK ³		
33	VSS	-					预驱模块地
34	LO1	O					预驱模块第一相低侧输出信号
36	LO2	O					预驱模块第二相低侧输出信号
35	LO3	O					预驱模块第三相低侧输出信号
37	VS2	-					预驱模块第二相高侧浮动地
38	HO2	O					预驱模块第二相高侧输出信号
39	VB2	P					预驱模块第二相高侧浮动电源
40	VS3	-					预驱模块第三相高侧浮动地
41	HO3	O					预驱模块第三相高侧输出信号
42	VB3	P					预驱模块第三相高侧浮动电源
43	VS1	-					预驱模块第一相高侧浮动地
44	HO1	O					预驱模块第一相高侧输出信号
45	VB1	P					预驱模块第一相高侧浮动电源
46	VCC	P					预驱模块电源电压电源
28	Vbat	P					LIN 模块电源电压
29	LDOSV	O					LIN 模块源输出端口
30	EN	I					LIN 模块使能输入端口
31	GND	-					LIN 模块地
32	LIN	I/O					LIN 模块总线输入/输出端口。
	PA15	I/O	1ANA	SSP0_FSS UART1_RX TIM17_CH1 TIM1_CH2TIM1_BKIN TIM1_CH3N TIM16_CH1N			
	PB3	I/O	1ANA	SSP0_SCK TIM16_CH1N TIM15_BKIN			

				TIM1_CH3 TIM1_CH3N			
	PB4	I/O	1ANA	SSP0_RXD TIM2_CH1 TIM1_CH1N UART3_TX TIM17_BKIN UART3_SIRIN TIM1_CH2N SSP0_TXD			
	PB5	I/O	2ANA	SSP0_TXD TIM2_CH2 TIM16_BKIN UART1_CTS CP2_OUT SSP0_RXD UART3_RX TIM1_CH2	VBG ⁵	ADCIN[13]	
	PB6	I/O	1ANA	UART0_TX I2CO_SCL TIM16_CH1N TIM2_CH3 TIM1_CH1N TIM1_ETR TIM1_CH3 ^{注7} UART0_RX			
	PB7	I/O	1ANA	UART0_RX I2CO_SDA TIM17_CH1N SSP2_FSS UART0_TX TIM1_CH1			
47	PF3	I/O	ANA_OP	TIM15_CH2 TIM16_CH1 TIM17_CH1 TIM2_ETR TIM3_ETR SSP2_SCK UART0_RX TIM1_CH4N	BOOT0 ⁶	OP30	
48	PB8	I/O	ANA_OP	I2CO_SCL TIM16_CH1 TIM1_CH4 SSP2_TXD			OP3N[1]
1	PB9	I/O	ANA_OP	IR_OUT			OP3P[1]

				I2C0_SDA			
				TIM17_CH1			
				EVENTOUT			
				SSP2_RXD			

注1: ACMP 与 OPA 输入引脚格式。ACMP: CP 序号+引脚正负端+输入端口; OPA: OP 序号+引脚正负端+输入端口。例如: CPP11 表示 ACMP1 正端输入端口 1; OP2N[3]表示 OPA2 负端输入端口 3。

注2: 上电复位后, 这个引脚缺省配置为外部复位引脚 nRST。

注3: 系统复位后, 这些引脚配置为可选复用功能SWDIO和SWCLK, SWDIO 引脚内部上拉, SWCLK 引脚内部下拉。

注4: VBG经过BUFFER后输出电压。

注5: 根据选项字节配置, 在系统复位期间可以作为BOOT0引脚, 以选择启动模式; 后续为正常功能。

注6: I/O驱动强度分为两档, 3.3V供电时为4mA/8mA; 5V供电时为8mA/16mA。

表 3 预驱模块引脚描述

驱动模块引脚	I/O 类型	引脚描述	引脚位置
HIN1	I	逻辑输入控制信号高电平有效, 控制高端功率 MOS 管的导通与截止 “0”是关闭功率 MOS 管; “1”是开启功率 MOS 管	与主控 MCUPB7 引脚相连
HIN2	I		与主控 MCUPB5 引脚相连
HIN3	I		与主控 MCUPB6 引脚相连
LIN1	I	逻辑输入控制信号低电平有效, 控制低端功率 MOS 管的导通与截止 “0”是关闭功率 MOS 管; “1”是开启功率 MOS 管	与主控 MCUPB4 引脚相连
LIN2	I		与主控 MCUPA15 引脚相连
LIN3	I		与主控 MCUPB3 引脚相连

表 4 LIN 模块引脚描述

LIN 模块引脚	I/O 类型	引脚描述	引脚位置
RXD	O	接收器数据输出端口; 发生唤醒事件后置为低电平	与主控 MCUPF7 引脚相连
TXD	I	发送器数据输入端口	与主控 MCUPF6 引脚相连
RSTN	O	稳压源复位信号输出端口	与主控 MCUPA12 引脚相连

表 5 端口 ABCF 可选复用功能映射

端口 A 的功能映射

引脚	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PA0	-	UART1_CTS	TIM1_ETR	TIM16_CH1	-	UART3_RX	CP0_OUT	-
PA1	EVENTOUT	UART1_RTS	TIM16_CH1N	UART3_RX	UART1_TX	TIM15_CH1N	UART3_SIRIN	IR_OUT
PA2	TIM15_CH1	UART1_TX	-	-	-	-	CP1_OUT	UART1_RX
PA3	TIM15_CH2	UART1_RX	-	-	TIM1_CH1N	SSP0_TXD	CP0_OUT	SSP0_RXD
PA4	SSP0_FSS	UART0_RTS	-	TIM17_CH1	TIM14_CH1	WT_BUZ	CP1_OUT	-
PA5	SSP0_SCK	-	TIM3_ETR	TIM15_CH1	TIM1_CH2N	WT_nBuz	CP2_OUT	TIM2_ETR
PA6	SSP0_RXD	TIM2_CH1	TIM1_BKIN	CP0_OUT	TIM3_CH1	TIM16_CH1	EVENTOUT	SSP0_TXD
PA7	SSP0_TXD	TIM2_CH2	TIM1_CH1N	CP1_OUT	TIM14_CH1	TIM3_CH2	EVENTOUT	SSP0_RXD
PA8	MCO	UART0_CTS	TIM1_CH1	EVENTOUT	-	-	TIM3_CH4	TIM2_CH4
PA9	TIM15_CH2N	TIM15_BKIN	UART0_TX	TIM1_CH2	I2C0_SCL	-	SSP0_TXD	UART0_RX
PA10	-	TIM17_BKIN	UART0_RX	TIM1_CH3	I2C0_SDA	SSP0_RXD	-	-
PA11	EVENTOUT	UART0_CTS	TIM1_CH4	TIM15_CH1N	-	SSP0_SCK	CP0_OUT	-
PA12	EVENTOUT	UART0_RTS	TIM1_ETR	TIM16_CH1	-	TIM1_CH4N	SSP0_FSS	-
PA13	SWDIO	IR_OUT	-	-	UART1_TX	WT_Buz	-	SSP2_RXD

PA14	SWCLK	UART1_TX	-	-	SSP2_SCK	WT_nBuz	-	UART1_RX
PA15	SSPO_FSS	UART1_RX	TIM17_CH1	TIM1_CH2N	-	TIM16_CH1N	TIM1_BKIN	TIM1_CH3N
端口 B 的功能映射								
引脚	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PB0	EVENTOUT	TIM2_CH3	TIM1_CH2N	UART3_TX	TIM3_CH3	UART3_RX	-	UART3_nSIRO UT
PB1	TIM14_CH1	TIM2_CH4	TIM1_CH3N	UART3_nSIRO UT	UART1_RTS	UART3_RX	TIM3_CH4	UART3_TX
PB2	-	-	-	CP2_OUT	TIM2_CH2	TIM1_CH4N	TIM3_CH2	-
PB3	SSPO_SCK	-	-	-	TIM1_CH3	TIM16_CH1N	TIM1_CH3N	TIM15_BKIN
PB4	SSPO_RXD	TIM2_CH1	TIM1_CH1N	UART3_TX	TIM1_CH2N	TIM17_BKIN	UART3_SIRIN	SSPO_TXD
PB5	SSPO_TXD	TIM2_CH2	TIM16_BKIN	TIM1_CH2	UART3_RX	UART1_CTS	CP2_OUT	SSPO_RXD
PB6	UART0_TX	I2C0_SCL	TIM16_CH1N	TIM1_CH3	TIM1_ETR2	TIM2_CH3	TIM1_CH1N	UART0_RX
PB7	UART0_RX	I2C0_SDA	TIM17_CH1N	-	UART0_TX	TIM1_CH1	-	SSP2_FSS
PB8	-	I2C0_SCL	TIM16_CH1	TIM1_CH4	SSP2_TXD	-	-	-
PB9	IR_OUT	I2C0_SDA	TIM17_CH1	EVENTOUT	SSP2_RXD	-	-	-
PB10	-	UART3_TX	TIM2_CH1	UART3_RX	UART3_nSIR OUT	TIM3_CH1	-	-
PB11	EVENTOUT	-	TIM17_CH1	-	UART3_RX	-	-	UART3_SIRIN
PB12	SSP2_FSS	EVENTOUT	TIM1_BKIN	TIM1_CH2N	-	TIM15_BKIN	UART1_TX	UART3_SIRIN
PB13	SSP2_SCK	TIM2_CH1	TIM1_CH1N	UART1_RX	TIM3_CH1	-	-	-
PB14	SSP2_RXD	TIM15_CH1	-	TIM2_CH2	TIM3_CH2	-	UART1_TX	SSP2_TXD
PB15	SSP2_TXD	TIM15_CH2	-	TIM15_CH1N	TIM2_CH3	TIM3_CH3	UART1_RX	SSP2_RXD
端口 C 的功能映射								
引脚	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PC12	UART3_RX	CP0_OUT	TIM1_CH4	-	-	-	-	-
PC13	-	TIM1_BKIN	TIM2_BKIN	TIM3_BKIN	-	-	-	-
PC14	TIM17_CH1	-	-	-	-	-	-	SSP2_FSS
PC15	TIM14_CH1	TIM17_CH1N	-	-	-	-	-	SSP2_TXD
端口 F 的功能映射								
引脚	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7
PF0	SSP2_TXD	I2C0_SDA	TIM1_CH3	-	UART0_TX	-	-	SSP2_RXD
PF1	SSP2_RXD	I2C0_SCL	TIM1_CH2	TIM15_CH1N	UART0_RX	-	-	SSP2_TXD
PF2	-	-	TIM1_CH1	TIM2_CH3	TIM15_CH1	-	TIM3_CH3	-
PF3	SSP2_SCK	TIM1_CH4N	UART0_RX	TIM3_ETR	TIM15_CH2	TIM16_CH1	TIM17_CH1	TIM2_ETR
PF4	SWDIO	-	-	-	TIM1_CH4	SSP2_SCK	-	-
PF5	SWCLK	SSP2_FSS	UART3_RX	TIM1_CH5	-	-	-	-
PF6	SSPO_RXD	-	TIM1_BKIN	UART0_TX	UART1_TX	-	-	I2C0_SCL
PF7	-	-	-	I2C0_SDA	UART1_RX	UART0_RX	TIM1_CH5	-
PF8	TIM1_CH4N	TIM15_CH1	UART0_TX	-	-	-	-	-

4.存储器映射




图 5 LCA039BC34GU8 系列存储器映射

表 6 LCA039BC34GU8 外设寄存器地址空间划分

总线	地址范围	大小	外设
APB0	0x40000000-0x40000FFF	4KB	UART3
	0x40001000-0x40001FFF	4KB	保留
	0x40002000-0x40002FFF	4KB	保留
	0x40003000-0x40003FFF	4KB	保留
	0x40004000-0x40004FFF	4KB	保留
	0x40005000-0x40005FFF	4KB	保留
	0x40006000-0x40006FFF	4KB	SSP2
	0x40007000-0x40007FFF	4KB	保留
	0x40008000-0x40008FFF	4KB	LCD
	0x40009000-0x40009FFF	4KB	保留
	0x4000A000-0x4000AFFF	4KB	TIM14
	0x4000B000-0x4000BFFF	4KB	TIM3
	0x4000C000-0x4000CFFF	4KB	保留
	0x4000D000-0x4000DFFF	4KB	保留
	0x4000E000-0x4000EFFF	4KB	保留
	0x4000F000-0x4000FFFF	4KB	保留
	APB1	0x40010000-0x40010FFF	4KB
0x40011000-0x40011FFF		4KB	EXTI
0x40012000-0x40012FFF		4KB	保留
0x40013000-0x40013FFF		4KB	I2C0
0x40014000-0x40014FFF		4KB	UART0
0x40015000-0x40015FFF		4KB	UART1
0x40016000-0x40016FFF		4KB	保留
0x40017000-0x400173FF		1KB	CHIPCTRL
0x40017400-0x400177FF		1KB	IWDG
0x40017800-0x40017BFF		1KB	WT
0x40017C00-0x40017FFF		1KB	ANACTRL
0x40018000-0x40018FFF		4KB	SSP0
0x40019000-0x40019FFF		4KB	保留
0x4001A000-0x4001AFFF		4KB	ADC
0x4001B000-0x4001BFFF		4KB	TIM15
0x4001C000-0x4001CFFF		4KB	TIM16
0x4001D000-0x4001DFFF		4KB	FLASHCTRL
0x4001E000-0x4001EFFF	4KB	TIM17	
0x4001F000-0x4001FFFF	4KB	TIM2	
	0x40020000-0x47FFFFFFF	~128MB	保留
AHB0	0x48000000-0x480001FF	512B	GPIOA
	0x48000200-0x480003FF	512B	GPIOB
	0x48000400-0x480005FF	512B	保留
	0x48000600-0x480007FF	512B	保留
	0x48000800-0x480009FF	512B	保留
	0x48000A00-0x48000BFF	512B	GPIOF

	0x48000C00-0x48000DFF	512B	保留
	0x48000E00-0x48000FFF	512B	保留
	0x48001000-0x48001FFF	4KB	保留
	0x48002000-0x48002FFF	4KB	保留
	0x48003000-0x48003FFF	4KB	保留
	0x48004000-0x48004FFF	4KB	DMA
	0x48005000-0x48005FFF	4KB	保留
	0x48006000-0x48006FFF	4KB	保留
	0x48007000-0x48007FFF	4KB	SYSCTRL
	0x48008000-0x4800FFFF	32KB	保留
AHB1	0x48010000-0x48010FFF	4KB	保留
	0x48011000-0x48011FFF	4KB	CRC
	0x48012000-0x48012FFF	4KB	保留
	0x48013000-0x48013FFF	4KB	保留
	0x48014000-0x48014FFF	4KB	DIV64
	0x48015000-0x48015FFF	4KB	DIV32
	0x48016000-0x48016FFF	4KB	保留
	0x48017000-0x48017FFF	4KB	保留

5. 电气特性

5.1 预驱特性

5.1.1 极限参数

表 7 预驱模块极限参数

参数	符号	测试条件	最小值	最大值	单位
自举高端 VB 电源	VB1、VB2、VB3	-	-0.3	275	V
高端悬浮地端	VS1、VS2、VS3	-	VB-25	VB+0.3	V
高端输出	HO1、HO2、HO3	-	VS-0.3	VB+0.3	V
低端输出	LO1、LO2、LO3	-	-0.3	VCC+0.3	V
电低端供电电源	VCC	-	-0.3	25	V
逻辑输入电平	HIN1、HIN2、HIN3	-	-0.3	VCC+0.3	V
允许瞬态 VS 电压转换速率	dVs/dt	-	-	50	V/ns
结温	T _J	-	-	150	°C
储存温度	T _{STG}	-	-55	150	°C
焊接温度	T _L	-	-	300	°C

注：超出所列的极限参数可能导致模块内部永久性损坏，在极限的条件长时间运行会影响可靠性。

5.1.2 典型参数

除非特别指明，否则在 T_A=25°C，VCC=12V，负载电容 C_L=1nF 条件下测试。

表 8 预驱模块典型参数

参数名称	符号	测试条件	最小值	典型值	最大值	单位
推荐工作范围						
高侧浮动电源电压	V _{B1,2,3}	-	V _S +8	-	V _S +20	V
高侧浮动地电压	V _{S1,2,3}	-	-9	-	250	
高侧输出电压	V _{HO1,2,3}	-	V _S	-	V _B	
低侧供电电压	VCC	-	8	-	20	
低侧输出电压	V _{LO1,2,3}	-	0	-	VCC	
逻辑输入电压	V _{IN}	-	0	-	VCC	
环境温度	T _A	-	-40	-	125	°C
动态参数特性						
开通传输延时	t _{ON}	V _S =0V	-	150	250	ns
关断传输延时	t _{OFF}	V _S =250V	-	120	250	ns
开启上升时间	t _R	-	-	30	-	ns
关闭下降时间	t _F	-	-	30	-	ns
死区时间	DT	-	100	200	300	ns
延迟匹配时间(t _{ON} ,t _{OFF})	MT	-	-	-	50	ns
静态参数特性						
VCC 欠压正向阈值	VCC _{UV+}	-	6.4	7.0	7.6	V
VCC 欠压负向阈值	VCC _{UV-}	-	6.0	6.6	7.2	V



VCC 欠压迟滞	VCC _{UVHYS}	-	-	0.4	-	V
VBS 欠压正向阈值	VB _{SUV+}	-	6.4	7.1	7.7	V
VBS 欠压负向阈值	VB _{SUV-}	-	6.2	6.9	7.5	V
VBS 欠压迟滞	VB _{SUVHYS}	-	-	0.2	-	V
泄漏电流	I _{LK}	VB=VS=250V	-	-	90	μA
VBS 静态电流	I _{QBS}	VIN=0V 或 5V	-	70	150	μA
VCC 静态电流	I _{QCC}	VIN=0V 或 5V	-	230	350	μA
逻辑高电平输入阈值电压	V _{IH}	VCC=10V 至 20V	2.5	-	-	V
逻辑低电平输入阈值电压	V _{IL}	VCC=10V 至 20V	-	-	0.8	V
输出高电平电压降 V _{BIAS-VO}	V _{OH}	I _o =0A	-	-	0.2	V
输出低电平电压降 V _O	V _{OL}	I _o =0A	-	-	0.1	V
逻辑 1 输入偏置电流	I _{IN+}	HIN=5V, LIN=5V	-	25	50	μA
逻辑 0 输入偏置电流	I _{IN-}	HIN=0V, LIN=0V	-	-	2	μA
VS 负偏压	V _S	-	-	-9	-	V
输出高短路脉冲电流	I _{o+}	Vo=0V, PW≤10μS	1.1	1.5	-	A
输出低短路脉冲电流	I _{o-}	Vo=15V, PW≤10μS	1.3	1.8	-	A




图 6 传输延时波形图




图 7 死区时间波形图

5.2 LIN 特性

5.2.1 极限参数

表 9 LIN 模块极限参数

参数	符号	测试条件	大小	单位
电源电压	Vbat	对地电位	-0.3 ~ +40	V

稳压源输入端口电压	LDO5V	对地电位	-0.3 ~ +7	V
使能输入端口电压	EN	对地电位	-0.3 ~ V _{CC} +7	V
LIN 总线输入/输出端口电压	LIN	对地对 V _{bat} 电位	-40 ~ +40	V
地	GND	-	0	V
结温	T _j	-	-40 ~ +150	V
储存温度	T _{stg}	-	-55 ~ +150	V

5.2.2 直流特性

如无另外说明, $5.5V \leq V_{bat} \leq 28V$, $-40^{\circ}C \leq T_j \leq 150^{\circ}C$, 典型值在 $V_{bat} = 13V$, $T_j = 25^{\circ}C$ 情况下

表 10 LIN 模块直流特性

参数	符号	测试条件	最小	典型	最大	单位
功耗						
V _{bat} 引脚上消耗的电流	I _{bat}	休眠模式 (V _{LIN} = V _{bat})	-	10	-	uA
		待机模式 (V _{LIN} = V _{bat})	-	40	-	uA
		正常模式 (隐性) (V _{LIN} = V _{bat} ; V _{TXD} = LDO5V; V _{RSTN} = HIGH)	-	200	-	uA
		正常模式 (显性) (V _{bat} = 12V; V _{TXD} = 0V; V _{RSTN} = HIGH)	-	2.5	-	uA
上电复位						
V _{bat} 掉电阈值电压	V _{th(bat)L}	-	3	-	4.7	V
V _{bat} 上电阈值电压	V _{th(bat)H}	-	-	-	5.25	V
V _{bat} 迟滞电压	V _{hys(bat)}	-	50	-	-	mV
LDO5V 引脚						
稳压源输出电压	LDO5V	LDO5V _(nom) = 5V; I _{CC} = -70mA ~ 0	4.9	5	5.1	V
		LDO5V _(nom) = 3.3V; I _{CC} = -70mA ~ 0	3.234	3.3	3.366	V
稳压源输出限流	I _{olim}	LDO5V = 0 ~ 5.5 V	-250	-	-70	mA
掉电检测电压	V _{UVD}	LDO5V _(nom) = 5V	4.2	-	4.6	V
		LDO5V _(nom) = 3.3V	2.5	-	2.8	V

V _{bat} 至 LDO5V 导通电阻	R _(Vbat-LDO5V) [1]	LDO5V _(nom) = 5 V; V _{bat} = 4.5V ~ 5.5V I _{V1} = -70 mA ~ -5mA	-	-	5	Ω
输出电容	C _O [1]	ESR < 5Ω	2.2	10	-	μF
EN 引脚						
输入阈值电压	V _{th(SW)}	-	0.8	-	2	V
下拉电阻	R _{pd}	-	50	130	400	kΩ
LIN 引脚						
驱动器显性限流	I _{BUS_LI}	V _{TXD} = 0V; V _{LIN} = V _{bat} = 18V	40	-	100	mA
接收器隐性输入漏电流	I _{BUS_PAS_rec}	V _{TXD} = LDO5V; V _{LIN} = 18V; V _{bat} = 5.5V	-	-	20	μA
接收器显性输入漏电流	I _{BUS_PAS_dom}	正常模式 V _{TXD} = LDO5V; V _{LIN} = 0V; V _{bat} = 12V	-1000	-	-	μA
总线对地漏电流	I _{L(log)}	V _{bat} = 18V; V _{LIN} = 0V	-1000	-	10	μA
接收器显性翻转阈值电压	V _{th(dom)RX}	V _{bat} = 5.5 V ~ 18 V	-	-	0.4V _{bat}	V
接收器隐性翻转阈值电压	V _{th(rec)RX}	V _{bat} = 5.5 V ~ 18 V	0.6V _{bat}	-	-	
接收器中心翻转阈值电压	V _{th(RX)cntr}	V _{bat} = 5.5 V ~ 18 V V _{th(RX) cntr} = (V _{th(rec)RX} + V _{th(dom)RX}) / 2	0.475V _{bat}	0.5 V _{bat}	0.525V _{bat}	
接收器迟滞阈值电压	V _{th(hys)RX}	V _{bat} = 5.5 V ~ 18 V V _{th(hys)RX} = V _{th(rec)RX} - V _{th(dom)RX}	-	-	0.175V _{bat}	
从机电阻	R _{slave}	LIN 和 V _{bat} 之间的等效电阻; V _{LIN} = 0V; V _{bat} = 12V	20	30	60	kΩ
LIN 引脚等效电容	C _{LIN} [1]	-	-	-	30	pF
显性输出电压	V _{O(dom)}	正常模式; V _{TXD} = 0V; V _{bat} = 7V	-	-	1.4	
		正常模式; V _{TXD} = 0V; V _{bat} = 18V	-	-	2.0	
热关断						
关断结温	T _{j(sd)} [1]	-	150	180	200	°C

注[1]: 设计值保证, 非测试结果。

5.2.3 开关特性

如无另外说明, $5.5V \leq V_{BAT} \leq 28V$, $-40^{\circ}C \leq T_j \leq 150^{\circ}C$, 典型值在 $V_{BAT} = 13V$, $T_j = 25^{\circ}C$ 情况下。

表 11 LIN 模块开关特性

参数	符号	测试条件	最小	典型	最大	单位
占空比						
占空比 1	$\delta 1$ [1][2]	$V_{th(rec)(max)}=0.744 \times V_{BAT}$; $V_{th(dom)(max)}=0.581 \times V_{BAT}$; $t_{bit}=50\mu s$; $V_{BAT}=7V \sim 18V$	0.396	-	-	
		$V_{th(rec)(max)}=0.76 \times V_{BAT}$; $V_{th(dom)(max)}=0.593 \times V_{BAT}$; $t_{bit}=50\mu s$; $V_{BAT}=5.5V \sim 7V$	0.396	-	-	
占空比 2	$\delta 2$ [2][3]	$V_{th(rec)(min)}=0.422 \times V_{BAT}$; $V_{th(dom)(min)}=0.284 \times V_{BAT}$; $t_{bit}=50\mu s$; $V_{BAT}=7.6V \sim 18V$	-	-	0.581	
		$V_{th(rec)(min)}=0.41 \times V_{BAT}$; $V_{th(dom)(min)}=0.275 \times V_{BAT}$; $t_{bit}=50\mu s$; $V_{BAT}=6.1V \sim 7.6V$	-	-	0.581	
占空比 3	$\delta 3$ [1][2]	$V_{th(rec)(max)}=0.778 \times V_{BAT}$; $V_{th(dom)(max)}=0.616 \times V_{BAT}$; $t_{bit}=96\mu s$; $V_{BAT}=7V \sim 18V$	0.417	-	-	
		$V_{th(rec)(max)}=0.797 \times V_{BAT}$; $V_{th(dom)(max)}=0.630 \times V_{BAT}$; $t_{bit}=96\mu s$; $V_{BAT}=5.5V \sim 7V$	0.417	-	-	
占空比 4	$\delta 4$ [1][2]	$V_{th(rec)(min)}=0.389 \times V_{BAT}$; $V_{th(dom)(min)}=0.251 \times V_{BAT}$; $t_{bit}=96\mu s$; $V_{BAT}=7.6V \sim 18V$	-	-	0.590	
		$V_{th(rec)(min)}=0.378 \times V_{BAT}$; $V_{th(dom)(min)}=0.242 \times V_{BAT}$; $t_{bit}=96\mu s$; $V_{BAT}=6.1V \sim 7.6V$	-	-	0.590	
时序特性						
接收器传播 延时	$t_{PD(RX)}$	$C_{RXD} = 20 \text{ pF}$	-	-	6	us
接收器传播 延时对 称性	$t_{PD(RX)sym}$	$C_{RXD} = 20 \text{ pF}$	-2	-	2	us

总线显性唤醒时间	$t_{wake(busdom)min}$	休眠模式	30	80	150	us
TXD 显性超时时间	$t_{to(dom)TXD}$	$V_{TXD}=0V$	6	-	20	ms
模式选择时间	$t_{to(dom)TXD}$	-	3	-	30	us

注: 1.δ1, δ3 = $\frac{t_{bus(rec)(min)}}{2t_{bit}}$ 。

2.δ2, δ4 = $\frac{t_{bus(rec)(max)}}{2t_{bit}}$ 。

3.总线负载情况: (1) $CL=1nF, RL=1k\Omega$; (2) $CL=6.8nF, RL=660\Omega$; (3) $CL=10nF, RL=500\Omega$ 。

5.3 MCU 特性

5.3.1 绝对最大值

如果器件工作条件超过“绝对最大值”，就可能会对器件造成永久性损坏。这些值仅为运行条件极大值，我们建议不要使器件在该规范规定的范围以外运行。器件长时间工作在最大值条件下，其可靠性会受到影响。

表 12 电压特性

参数	符号	最小值	典型值	最大值	单位
电源电压	V_{DD}/V_{DDA}	-0.3	3.3/5	6.5	V
I/O 输入电压	V_{IN}	-0.3	3.3/5	5.8	V

注: 所有电压都以 V_{SS} 为参考。

表 13 电流特性

参数	符号	测试条件	最小值	典型值	最大值	单位
流入 V_{DD} 的总电流	$\sum I_{VDD}$	-	-	-	120	mA
流出 V_{SS} 的总电流	$\sum I_{VSS}$	-	-	-	-120	
每个 V_{DD} 管脚的最大电流	$I_{VDD}(pin)$	-	-	-	100	
每个 V_{SS} 管脚的最大电流	$I_{VSS}(pin)$	-	-	-	-100	
管脚注入电流	I_{INJ}	$V_{IN} > V_{DD}$ 或 $V_{IN} < V_{SS}$	-10	10	20	
总注入电流	$\sum I_{INJ}$	-	-50	-	50	

表 14 热特性

参数	符号	最小值	典型值	最大值	单位
存储温度范围	T_{STG}	-65	25	150	°C
最大结温	T_J	-	25	150	

5.3.2 工作条件

5.3.2.1 推荐工作条件

表 15 工作条件

参数	符号	测试条件	最小值	典型值	最大值	单位
工作电压	V_{DD}	-	2.0	3.3/5	5.5	V
模拟工作电压	V_{DDA}	$\geq V_{DD}$	2.4	3.3/5	5.5	V
I/O 输入电压	V_{IN}	-	-0.3	-	5.5	V
CPU 频率	f_{CPU}	-	-	-	72	MHz
AHB 时钟频率	f_{AHB}	-	-	-	f_{CPU}	MHz
APB 时钟频率	f_{APB}	-	-	-	f_{CPU}	MHz
V_{DD}/V_{DDA} 上升速率	t_{VRISE}	-	0	-	∞	us/V
V_{DD}/V_{DDA} 下降速率	t_{VFALL}	-	20	-	∞	us/V
耗散功率	P_D	$T_a=25^{\circ}C$	-	500	-	mW
环境温度	T_A	-	-40	-	125	$^{\circ}C$
结温范围	T_J	-	-40	-	125	$^{\circ}C$

5.3.2.2 系统复位及电压监控

表 16 系统监控与复位特性

参数	符号	测试条件	最小值	典型值	最大值	单位
带隙基准电压	V_{BG}	1.8~5.5V, $T_A=-40\sim 125^{\circ}\text{C}$	-	1.2	-	V
上电复位电压	V_{POR}	0V 上电到 V_{DD} , $T_A=-40\sim 125^{\circ}\text{C}$	1.79	1.83	1.87	V
掉电复位电压	V_{PDR}	V_{DD} 掉电到 0V, $T_A=-40\sim 125^{\circ}\text{C}$	1.70	1.73	1.77	V
复位延迟时间	$t_{RSTTEMPO}$	上电复位, RCL=24KHz	-	2	-	ms
		外部复位	-	2	-	us
低压复位电压	V_{LVR}	LVRS=000	-	1.6	-	V
		LVRS=001	-	1.8	2	
		LVRS=010	-	2	2.2	
		LVRS=011	-	2.5	2.7	
		LVRS=100	-	2.8	3	
		LVRS=101	-	3	3.2	
		LVRS=110	-	3.5	3.7	
LVR 释放迟滞电压	$V_{HYS(LVR)}$	$V_{DDA}=3.3\text{V}$, $T_A=30^{\circ}\text{C}$	-	0.1	0.2	V
LVR 模块工作电流	I_{LVR}	$V_{DDA}=3.3\text{V}$, $T_A=30^{\circ}\text{C}$	-	15	-	uA
LVD 检测电压	V_{LVD}	LVLS=000	-	2.0	2.2	V
		LVLS=001	-	2.2	2.4	
		LVLS=010	-	2.4	2.6	
		LVLS=011	-	2.7	2.9	
		LVLS=100	-	2.9	3.1	
		LVLS=101	-	3.1	3.3	
		LVLS=110	-	3.6	3.9	
LVD 释放迟滞电压	$V_{HYS(LVD)}$	$V_{DDA}=3.3\text{V}$, $T_A=30^{\circ}\text{C}$	-	0.1	-	V
LVD 模块工作电流	I_{LVD}	$V_{DDA}=3.3\text{V}$, $T_A=30^{\circ}\text{C}$	-	15	-	uA

5.3.2.3 内部参考电压

表 17 内部参考电压特性

参数	符号	测试条件	最小值	典型值	最大值	单位
内部参考电压	V_{REFINT}	$T_A=-40\sim 105^{\circ}\text{C}$, VRH_SEL=0	2.4	2.5	2.6	V
内部参考电压	V_{REFINT}	$T_A=-40\sim 105^{\circ}\text{C}$, VRH_SEL=1	3.9	4	4.1	V
内部参考电压建立时间	t_{START}	-	1.4	2	4.5	us
内部参考电压在温度范围内的分布	ΔV_{REFINT}	$V_{DDA}=3.3\text{V}$, $T=-40\sim 100^{\circ}\text{C}$, VRH_SEL=0	-	4	-	mV
		$V_{DDA}=5\text{V}$, $T=-40\sim 100^{\circ}\text{C}$, VRH_SEL=0	-	7	-	mV
温度系数	T_{coeff}	$V_{DDA}=3.3\text{V}$, $T_A=30^{\circ}\text{C}$	-	12	-	ppm/ $^{\circ}\text{C}$

5.3.2.4 电流特性

本芯片典型工作电压 3.3V/5.0V, 除非特别指明, 否则典型值是在 $T_A=25^{\circ}\text{C}$ 条件的测试结果。直流电气特



性还在不断完善中。

表 18 工作电流特性

参数	符号	外设状态	运行条件	最小值	典型值 3.3V	典型值 5V	最大值	单位
工作电流	I _{RUN}	禁止	MCLK=8MHz, RCH/2	-	1.25	1.32	-	mA
			MCLK=16MHz,RCH	-	1.92	1.99	-	
			MCLK=24MHz, RCH+PLLON	-	3.98	4.45	-	
			MCLK=48MHz, RCH+PLLON	-	5.69	6.16	-	
			MCLK=72MHz, RCH+PLLON	-	11.43	11.92	-	
		全部打 开, ADC 采样 开	MCLK=8MHz, RCH/2	-	5.54	6.83	-	
			MCLK=16MHz,RCH	-	7.53	8.86	-	
			MCLK=24MHz, RCH+PLLON	-	11.4	13.19	-	
			MCLK=48MHz, RCH+PLLON	-	18.05	19.37	-	
			MCLK=72MHz, RCH+PLLON	-	24.51	26.46	-	
休眠 电流	I _{SLEEP}	关闭	MCLK=8MHz, RCH/2	-	0.98	1.04	-	mA
			MCLK=16MHz,RCH	-	1.37	1.43	-	
			MCLK=24MHz, RCH+PLLON	-	2.81	3.28	-	
			MCLK=48MHz, RCH+PLLON	-	4.07	4.53	-	
			MCLK=72MHz, RCH+PLLON	-	5.72	6.2	-	
		全部打 开, ADC 采样 开	MCLK=8MHz, RCH/2	-	5.12	6.34	-	
			MCLK=16MHz,RCH	-	6.69	7.97	-	
			MCLK=24MHz, RCH+PLLON	-	9.35	11.05	-	
			MCLK=48MHz, RCH+PLLON	-	14.06	15.8	-	
			MCLK=72MHz, RCH+PLLON	-	19.08	21.05	-	

注：测量电流特性时遵循下列条件：

*所有 IO 都设置成输出低电平，无负载。

*除非特别指明，所有模块只打开时钟，无负载工作。

表 19 低功耗电流

参数	符号	条件	供电电压	典型值				单位
停机电流（关 闭 CPU 时钟 以及所有外设 时钟）	I _{STOP}	所有模块关闭	3.3V	63.13				uA
			5V	64.49				
		只有 LVR 开启	3.3V	75.82				
			5V	80.67				
		只有 WT 开启	3.3V	63.59				
			5V	65.13				
		只有 LCD 开启	3.3V	81.45				
参数	符号	条件	供电电压	LDO 电平选择（VSEL[1:0]）				单位
超级停机电流 （关闭所有高 频时钟和	I _{ULTSTOP}	所有模块关闭	3.3V	1.5V	1.2V	1.1V	1.0V	uA
			5V	2.28	2.15	2.11	2.04	
		只有 WT 开启	3.3V	2.81	2.67	2.64	2.6	
			3.3V	2.53	2.39	2.32	2.23	

PLL, 切换到 常开 LDO)		5V	3.21	3	2.9	2.8
	只有 LCD 开启	3.3V	8.41	8.29	8.34	8.24

5.3.2.5 退出低功耗时间

表 20 低功耗唤醒特性

参数	符号	最小值	典型值	最大值	单位
休眠唤醒时间	t_{SLEEP}	-	4.5	-	us
停机唤醒时间	t_{STOP}	-	20	-	
超级停机唤醒时间	$t_{ULTSTOP}$	-	35	-	

5.3.2.6 外部时钟特性

表 21 外部时钟特性

参数	符号	最小值	典型值	最大值	单位
OSCH 时钟频率	f_{OSCH_ext}	4	16	16	MHz
OSCH_IN 输入管脚高电平电压	V_{OSCHH}	-	0.7	-	V
OSCH_IN 输入管脚低电平电压	V_{OSCHL}	-	0	-	
OSCL 时钟频率	f_{OSCL_ext}	-	32.768	-	kHz
OSCL_IN 输入管脚高电平电压	V_{OSCLH}	-	0.7	-	V
OSCL_IN 输入管脚低电平电压	V_{OSCLL}	-	0	-	

表 22 外部晶振特性

参数	符号	测试条件	最小值	典型值	最大值	单位
OSCH 晶振频率	f_{OSCH}	-	4	16	16	MHz
OSCH 反馈电阻	RF	-	1000	-	-	k Ω
OSCH 电流	I_{OSCH}	$V_{DDA}=3.3V, GAIN=000$	-	163	-	uA
		$V_{DDA}=5V, GAIN=000$	-	206	-	
		$V_{DDA}=3.3V, GAIN=100$	-	606	-	
		$V_{DDA}=5V, GAIN=100$	-	710	-	
OSCH 启动时间	$t_{SU(OSCH)}$	$V_{DDA}=3.3V, GAIN=000$	-	1300	-	us
		$V_{DDA}=5V, GAIN=000$	-	850	-	
		$V_{DDA}=3.3V, GAIN=100$	-	160	-	
		$V_{DDA}=5V, GAIN=100$	-	180	-	
OSCL 电流	I_{OSCL}	$V_{DDA}=3.3V, GAIN=00$	0.53	0.61	1.05	uA
		$V_{DDA}=3.3V, GAIN=00$	0.86	0.93	1.38	
		$V_{DDA}=3.3V, GAIN=10$	-	1.32	-	
		$V_{DDA}=3.3V, GAIN=11$	-	1.7	-	
OSCL 启动时间	$t_{SU(OSCL)}$	V_{DDA} 稳定, GAIN=00	0.15	0.23	0.37	s
		V_{DDA} 稳定, GAIN=01	0.1	0.11	0.13	

5.3.2.7 内部时钟特性

表 23 内部时钟特性

参数	符号	测试条件	最小值	典型值	最大值	单位
RCH 频率	F_{RCH}	校准后	15.84	16	16.16	MHz

RCHTRIM	TRIM _{RCH}	V _{DDA} =3.3V, T _A =30°C	-	1	-	%
RCH 占空比	DuCy _{RCH}	-	-	50	-	%
RCH 精度	ACC _{RCH}	全电压、全温度范围	-	1	-	%
RCH 启动时间	t _{SU(RCH)}	-	2.8	5	7.5	us
RCH 工作电流	I _{RCH}	-	105	134	240	uA
RCL 频率	F _{RCL}	V _{DDA} =5V	-	21	-	kHz
		V _{DDA} =3.3V	-	24	-	
RCLTRIM	TRIM _{RCL}	V _{DDA} =3.3V, T _A =30°C	-	2	-	%
RCL 占空比	DuCy _{RCL}	-	40	-	60	%
RCL 精度	ACC _{RCL}	全电压、全温度范围	-	-	10	%
RCL 启动时间	t _{SU(RCL)}	V _{DDA} =3.3V, T _A =30°C	33	146	280	us
RCL 工作电流	I _{RCL}	V _{DDA} =3.3V, T _A =30°C	225	340	480	nA

5.3.2.8 PLL 特性

表 24 PLL 特性

参数	符号	最小值	典型值	最大值	单位
PLL 输入频率	f _{PLL_IN}	4	16	16	MHz
PLL 输入时钟占空比	DuCy _{PLL}	30	50	70	%
PLL 输出频率	f _{PLL_OUT}	30	72	144	MHz
PLL 锁定时间	t _{LOCK}	2.3	5.5	17	us
PLL 周期期间抖动	Jitter _{PLL}	-	45	185	ps

5.3.2.9 Flash 存储特性

表 25 Flash 存储特性

参数	符号	测试条件	最小值	典型值	最大值	单位
16-bit 编程时间	t _{prog}	T _A =-40~125°C	12	-	15	us
Page 擦除时间	t _{ERASE}	T _A =-40~125°C	4	-	5	ms
全擦除时间	t _{ME}	T _A =-40~125°C	20	-	40	ms
编程时电流	I _{prog}	T _A =-40~125°C	-	-	3.5	mA
擦除时电流	I _{ERASE}	T _A =-40~125°C	-	-	2	mA
耐久度	N _{END}	T _A =-40~125°C	20000	-	-	Cycles
数据保持能力	t _{RET}	T _A =25°C	100	-	-	Years
		T _A =85°C	25	-	-	
		T _A =125°C	10	-	-	

5.3.2.10 ESD 特性

表 26 ESD 保护和 Latch-up 免疫特性

参数	符号	测试条件	等级	最大值	单位
HBM	V _{HBM}	ANSI/ESDA/JEDECJS-001-2017	3A	±6000	V
MM	V _{MM}	-	TBD	TBD	V
Latch-up 触发电流	I _{LAT}	JEDECSTANDARDNO.78FNOVEMBER2016	I B	+200/-50	mA
V _{DD} 过压	V _{LAT}			+7	V

5.3.2.11 I/O 管脚特性

表 27 I/O 特性

参数	符号	测试条件		最小值	典型值	最大值	单位
IO 输入 高电平电压	V_{IH}	$V_{DDH}=5V$		$0.7*V_{DDH}$	1.8	-	V
		$V_{DDH}=3.3V$		2.0	1.3	-	
IO 输入 低电平电压	V_{IL}	$V_{DDH}=5V$		-	1.25-	$0.3*V_{DDH}$	
		$V_{DDH}=3.3V$		-	0.95	0.8	
输入迟滞	V_{HYS}	$V_{DDH}=5V$ 或 $V_{DDH}=3.3V$		$0.1*V_{DDH}$	-	-	V
输出管脚拉电流	I_{OH}	$V_{DD}=3.3V,$ $V_{OH}=0.7*V_{DD}$	弱驱动 (DS=0)	-	14	-	mA
			强驱动 (DS=1)	-	25	-	mA
		$V_{DD}=5V,$ $V_{OH}=0.7*V_{DD}$	弱驱动 (DS=0)	-	28	-	mA
			强驱动 (DS=1)	-	50	-	mA
输出管脚灌电流	I_{OL}	$V_{DD}=3.3V,$ $V_{OL}=0.4V$	弱驱动 (DS=0)	-	10	-	mA
			强驱动 (DS=1)	-	19	-	mA
		$V_{DD}=5V,$ $V_{OL}=0.6V$	弱驱动 (DS=0)	-	21	-	mA
			强驱动 (DS=1)	-	38	-	mA
IO 输入 高电平电流	I_{IH}	$V_{DDH}=5V$		-	-	1	uA
		$V_{DDH}=3.3V$		-	-	-	
IO 输入 低电平电流	I_{IL}	$V_{DDH}=5V$		-1	-	-	uA
		$V_{DDH}=3.3V$		-	-	-	
IO 输出 高电平电压	V_{OH}	$V_{DDH}=5V$	高驱动 $I_{min}=16mA$ 低驱动 $I_{min}=8mA$	$V_{DDH}-0.8$	-	-	V
		$V_{DDH}=3.3V$	高驱动 $I_{min}=16mA$ 低驱动 $I_{min}=8mA$	2.4	-	-	V
IO 输出 低电平电压	V_{OL}	$V_{DDH}=5V$	高驱动 $I_{min}=16mA$ 低驱动 $I_{min}=8mA$	-	-	0.5	V
		$V_{DDH}=3.3V$	高驱动 $I_{min}=16mA$ 低驱动 $I_{min}=8mA$	-	-	0.4	V
总电流 (输出)	I_{total}	所有端口		-	100	-	mA
上拉电阻	R_{pu}	$V_{IN}=NULL$		20	53	100	kΩ
下拉电阻	R_{pd}	$V_{IN}=NULL$			33		
滤波宽度	$T_{PW(IO)}$	外部复位脚		-	2	-	us
I/O 管脚电容	C_{IO}	-		-	-	10	pF

5.3.2.12 ADC 特性参数

表 28 ADC 特性

参数	符号	测试条件	最小值	典型值	最大值	单位
工作电压	V _{DDA}	V _{fs} =5V	4.5	5	5.5	V
		V _{fs} =3.3V	2	3.3	5	
参考电压	V _{ref+}	V _{DDA} >2.5V	2.5	-	V _{DDA}	V
		V _{DDA} <2.5V	V _{DDA}			
工作电流	I _{ADC}	1MSPS(16MHz) ¹	-	3.6	-	mA
工作频率	f _{ADC}	-	-	24 ²	40	MHz
采样率	F _s	V _{DDA} >2.0V, 精度>10bits	-	1.5	2	MSPS
采样电压范围	V _{AIN}	V _{fs} =5V	0	-	5 或 V _{DDA}	V
		V _{fs} =3.3V	0	-	3.3 或 V _{DDA}	
外部输入电阻	R _{AIN}	T _s /(f _{adc} *C _{adc} *9)-R _{adc}	-	1	11	kΩ
采样切换电阻	R _{ADC}	-	-	500	-	kΩ
内部采样电容	C _{ADC}	-	-	1.2	-	pF
数据准备延迟	W _{LATENCY}	-	-	2	-	1/f _{pclk}
触发采样延迟	t _{latr}	F _{pclk} =2*f _{ADC}	-	2.5	-	1/f _{ADC}
采样时间	t _{samp}	-	1	6	-	1/f _{ADC}
转换时间	t _{conv}	-	-	13	-	1/f _{ADC}
上电时间 ¹	t _{STAB}	计算公式: (ADJUST+1)*2*30+32	92	212	572	1/f _{ADC}

注: 1. 测试的 16MHz 频率为测试典型值, 并非工作典型值。

2. 工作频率典型值为 24MHz, 采样频率可达 1.5MSPS。

表 29 TS 特性

参数	符号	最小值	典型值	最大值	单位
V _{SENSE} 与温度的线性度	T _L	-	±3	-	°C
平均温敏精度	Avg_slope	-	6	-	mV/°C
ADC 读取温度的采样时间	t _{s_temp}	-	1	-	us
30°C (±5°C) 的电压	V ₃₀	-	1.6	-	V

表 30 ADC 精度

参数	符号	测试条件	典型值	最大值	单位
未调整的总误差	ET	-	+/-2	+/-4	LSB
偏移误差	EO	-	+/-1	+/-2	
增益误差	EG	-	+/-1	+/-2	
采样电压范围	ED	-	+/-0.8	+/-1	
外部输入电阻	EL	-	+/-1	+/-2	

5.3.2.13 OPA 特性参数

表 31 OPA 特性

参数	符号	测试条件	最小值	典型值	最大值	单位
工作电压	V _{DDA}	V _{DDA} =1.8~5.5V, T _A =-40~100°C	1.8	3.3	5.5	V

共模输入范围	CMIR	$V_{DDA}=1.8\sim 5.5V, T_A=-40\sim 100^{\circ}C$	0.1	1.25	$V_{DDA}-0.1$	V
输入失调电压	$V_{I\text{OFFSET}}$	未校准, $T_A=-40\sim 100^{\circ}C$	-5	-	5	mV
		校准后, $T_A=-40\sim 100^{\circ}C$	-1	0.8	1	mV
输入失调电压偏移	$\Delta V_{I\text{OFFSET}}$	-	-	1.4	-	$\mu V/^{\circ}C$
驱动电流	I_{LOAD}	-	-	10	-	mA
消耗电流	I_{DD}	无负载	-	100	-	μA
共模抑制比	CMRR	$V_{DDA}=3.3V, T_A=30^{\circ}C, CL=30pF$	-	90	-	dB
电源抑制比	PSRR	$V_{DDA}=3.3V, T_A=30^{\circ}C, CL=30pF$	-	85	-	dB
带宽	GBW	$V_{DDA}=3.3V, T_A=30^{\circ}C, CL=100pF, RL=1M$	-	4.8	-	MHz
压摆率	SR	$V_{DDA}=5V, T_A=30^{\circ}C, CL=30pF$	-	5	10	V/us
电阻负载	R_{LOAD}	-	0.1	-	-	k Ω
电容负载	C_{LOAD}	-	-	-	100	pF
高饱和电压	VOH_{SAT}	-	-	200	-	mV
低饱和电压	VOL_{SAT}	-	-	200	-	mV
相位裕度	ϕ_m	$V_{DDA}=3.3V, T_A=30^{\circ}C, CL=50pF$	-	40	-	$^{\circ}$
偏置校正时间: 校准时, 达到 1mv 的精度所需的最小时间	$t_{OFFTRIM}$	-	-	6.5	-	ms
从关闭状态启动的时间	t_{WAKEUP}	$V_{DDA}=3.3V, T_A=30^{\circ}C, CL=30pF$	-	1.1	-	us
		-	-	0.5	-	
输入偏置电流	I_{bias}	$V_{DDA}=1.8\sim 5.5V, T_A=-40\sim 100^{\circ}C$	-	-	50	μA

5.3.2.14 ACMP 特性参数

表 32 ACMP 特性

参数	符号	测试条件	最小值	典型值	最大值	单位	
工作电压	V_{DDA}	-	1.8	-	5	V	
输入失调电压 (CPP 上升沿)	V_{os}	-	-	-	10	mV	
输入共模电压	V_{cm}	响应时间<160ns	0.2	-	$V_{DDA}-0.2$	V	
比较器迟滞电压	V_{hyster}	HYS=0 为最小值; HYS=1 为最大值	0.4	-	23.4	mV	
转换延迟时间	T_{str}	CPDLY=00, $V_{DDA}=5V$	-	13.5	20	ns	
		CPDLY=00, $V_{DDA}=3.6V$	-	19	30		
		CPDLY=00, $V_{DDA}=2.5V$	-	30	40		
		CPDLY=01, $V_{DDA}=5V$	-	68	80		
		CPDLY=01, $V_{DDA}=3.6V$	-	94	110		
		CPDLY=01, $V_{DDA}=2.5V$	-	140	170		
		CPDLY=10, $V_{DDA}=5V$	-	760	810	us	
		CPDLY=10, $V_{DDA}=3.6V$	-	1	1.1		
		CPDLY=10, $V_{DDA}=2.5V$	-	1.4	1.55		
		CPDLY=11, $V_{DDA}=5V$	-	1.5	1.55		
		CPDLY=11, $V_{DDA}=3.6V$	-	1.98	2.1		
		CPDLY=11, $V_{DDA}=2.5V$	-	2.8	3		
响应时间	上升沿	T_{rt}	V_{DD} 做分压电阻基准	-	40	84	ns
	下降沿			-	60		

工作电流	I_{cmp}	$V_{DDA}=5V$, 一路 ACMP 工作	-	30	-	μA
误差偏移系数	dV_{offset}/dT	-	-	3	-	$\mu V/^{\circ}C$

5.3.2.15 DAC 特性参数

表 33 DAC 特性

参数	符号	测试条件	最小值	典型值	最大值	单位
工作电压	V_{DDA}	-	1.8	-	5	V
参考电压	V_{ref+}	$V_{DDA}>4V$, DABUFI_VSEL=1	-	4V	-	V
		$V_{DDA}>2.5V$, DABUFI_VSEL=0	-	2.5V	-	V
最小转换时间	t_{conv}	1LSB 的输出变化输出稳定时间, 8bitDAC, 负载电容 1pF	-	800	-	ns
最大转换时间	t_{settle}	3.3V, 从 0V 输出到最大满幅值, 8-bit, 负载电容 1pF	-	1	-	us
		3.3V, 从 0V 输出到最大满幅值, 12-bit, 负载电容 1pF	-	5	-	us
输出电压范围	V_{AIN}	-	0.02	-	4.98	V
工作电流	I_{DAC}	-	-	100	-	μA
电阻负载	R_{load}	-	-	-	1	k Ω
容性负载	C_{load}	-	-	-	10	pF
最低输出电压	DACOUT_min	-	-	3	-	mV
最高输出电压	DACOUT_max	-	-	4.98	-	V
微分非线性误差	INL	-	-	0.5	-	LSB
积分非线性误差	DNL	-	-	0.5	-	LSB
偏移误差	Offset	-	-	0.8	-	mV
增益误差	Gainerror	-	-	0.05	-	%
从关闭状态启动的时间	t_{WAKEUP}	-	-	5	-	us
电源抑制比	PSRR	最小值为 1KHz; 最大值为 1MHz	33	-	95	dB


5.3.2.16 LCD 特性参数

表 34 LCD 驱动器特性

参数	符号	测试条件	最小值	典型值	最大值	单位
工作电压	V_{DDA}	-	1.8	3.3/5	5	V
LCD 模块驱动电流	I_{lcd}	电阻分压(BIAS=1/3, BRS<1:0>=00)	-	1	-	μA
		电阻分压(BIAS=1/3, BRS<1:0>=01)	-	2	-	
		电阻分压(BIAS=1/3, BRS<1:0>=11)	-	50	-	
1 倍输出电压	V_{L1}	1/3 偏压	-	$1/3 * V_{DD}$	-	V
2 倍输出电压	V_{L2}	1/3 偏压	-	$2/3 * V_{DD}$	-	V
3 倍输出电压	V_{L3}	1/3 偏压	-	V_{DD}	-	V

6. 封装特性

QFN48(7*7*0.75-P0.5)




SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	0.70	0.75	0.80
A1	—	0.02	0.05
b	0.18	0.25	0.30
b1	0.11	0.16	0.21
c	0.18	0.20	0.23
D	6.90	7.00	7.10
D2	5.30	5.40	5.50
e	0.50BSC		
Ne	5.50BSC		
Nd	5.50BSC		
E	6.90	7.00	7.10
E2	5.30	5.40	5.50
L	0.35	0.40	0.45
h	0.30	0.35	0.40
h1	0.03REF		
h2	0.10REF		

L/F载体尺寸	SYMBOL	MILLIMETER
224*224	D2	5.40±0.10
	E2	5.40±0.10
232*232	D2	5.60±0.10
	E2	5.60±0.10

图 8 QFN48(7*7*0.75-P0.5)外形尺寸

7.命名规则



8.修订历史

表 35 文档修订历史

版本	日期	修改历史	修改人
1.0	2023.06.05	初始版本	Y.JY
1.1	2023.06.07	1.添加 LIN 模块内部电路图和 LIN 引脚描述表 2.修正全文	Y.JY
1.2	2023.07.13	LIN 模块 V _{CC} 更名为 LDO5V	Y.JY